台積電 (2330-TW) 於美國當地時間 26 日舉辦 2023 年北美技術論壇，會中揭示最新技術發展，強化版 3 奈米 (N3P) 製程預計明年下半年量產，2 奈米技術開發進展良好，將如期於 2025 年量產。
台積電在北美技術論壇中，揭示包括 2 奈米技術進展及業界領先的 3 奈米技術家族新成員，其中包括支援更佳功耗、效能與密度的強化版 N3P 製程、為高效能運算應用量身打造的 N3X 製程、以及支援車用客戶及早採用業界最先進製程技術的 N3AE 解決方案。
台積電北美技術論壇於美國加州聖塔克拉拉市舉行，共超過 1600 位客戶及合作夥伴參與，為接下來幾個月陸續登場的全球技術論壇揭開序幕。
台積電總裁魏哲家表示，客戶從未停止尋找新方法，以利用晶片的力量為世界帶來令人驚歎的創新，並創造更美好的未來。憑藉著相同的精神，台積電也持續成長進步，加強並推進我們的製程技術，提高效能、功耗效率及功能性，協助客戶在未來持續釋放更多創新。
台積電指出，隨著 3 奈米製程已進入量產，強化版 N3E 製程預計今年量產，台積電推出更多 3 奈米技術家族成員，以滿足客戶多樣化的需求，其中 N3P 預計 2024 年下半年進入量產，相較於 N3E，在相同漏電下，速度增快 5%；在相同速度下，功耗降低 5-10%，晶片密度增加 4%。
N3X 著重於效能與最大時脈頻率以支援高效能運算應用，預計 2025 年量產；N3AE 將提供以 N3E 為基礎的汽車製程設計套件 (PDK)，預計 2023 年推出，讓客戶提早採用 3 奈米技術設計汽車應用產品，以便於 2025 年及時採用屆時已全面通過汽車製程驗證的 N3A 製程。
台積電表示，目前 2 奈米技術開發進展良好，採用奈米片電晶體架構，在良率與元件效能上皆展現良好的進展，將如期於 2025 年量產。相較於 N3E，在相同功耗下，速度最快將可增加至 15%；在相同速度下，功耗最多可降低 30%，同時晶片密度增加大於 15%。
此外，台積電也揭露 3DFabric 系統整合技術主要進展，先進封裝方面，為滿足高效能運算應用在單一封裝中置入更多處理器及記憶體的需求，台積電正在開發具有高達 6 個光罩尺寸重佈線層中介層的 CoWoS 解決方案，能容納 12 個高頻寬記憶體堆疊。
台積電也宣佈推出 SoIC-P，作為系統整合晶片（SoIC）解決方案的微凸塊版本，提供具有成本效益的方式來進行 3D 晶片堆疊。