M31 12奈米PLL IP驗證通過 已推進至3奈米

鉅亨網記者魏志豪 台北
標題 M31 12奈米PLL IP驗證通過 已推進至3奈米。(圖:業者提供)
Tag

IP 供應商 M31(6643-TW) 今 (28) 日宣布,12 奈米 Digital PLL IP 已完成晶片驗證,具備量產動能,同時,7 奈米 Digital PLL IP 也將進入客戶設計定案階段。

此外,M31 目前正積極推進 3 奈米製程電路的開發,除原有跳頻、展頻和動態休眠模式之外,將進一步提供快速鎖定的功能,以應對更複雜和高要求的 HPC 及 AI 應用市場對於先進製程的設計需求,確保時脈信號的穩定性和可靠性,滿足多樣化的環境和應用領域。

M31 指出,在物聯網應用的迅速發展下,IoT 設備需要具備穩定、精確的時脈信號來確保數據傳輸和通信的準確性,電池的續航力和切換效能對於無線感測器網絡、智能家居和可穿戴設備等應用至關重要。而 PLL 是所有數位應用中的關鍵時脈電路,不斷減小尺寸並提高其性能是實現下一代技術發展的重要基礎。

M31 為高速傳輸矽智財領導者,12 奈米 Digital PLL 在 3GHz 工作頻率下僅需消耗 1.1mW 的功率,能透過動態電壓頻率調節技術進一步節省 50% 以上的耗電量,使得 IoT 設備更適合長時間運行和低功耗需求的場景。

另一方面,12 奈米 Digital PLL IP 輸出的時脈也能符合 IoT 感測元件低雜訊的需求,並善用製程優勢在極小面積表現上提供超低功耗,是目前市場中最具競爭力的 IP。相較於傳統 PLL 使用 IO 電壓的限制,Digital PLL 透過數位化電路模型搭配獨特的抗電源雜訊技巧,提供晶片設計者更方便的整合以及達成更優異的系統耗電,而快速鎖定功能更進一步提升效能,為系統帶來了更低延遲的模式切換。

隨著晶片發展漸趨複雜,M31 看好,具備高度功能性與可適性的 Digital PLL 在先進製程的 SoC 設計中無疑扮演著關鍵角色,能輔助客戶實現各項應用場景需求,有助於提高物聯網設備的性能、效率和可靠性。

M31 的 12 奈米 Digital PLL IP 擁有採用單一電源以及完整的可測試性 (DFT) 功能,相比傳統 PLL 更具備 SoC 整合優勢,同時,優化的抗雜訊能力,進一步確保在面對干擾時設備仍能保持穩定運行,搭配動態頻率轉換模式等先進功能,滿足物聯網對於時脈解決方案的迫切需求。