台積電 (2330-TW)(TSM-US) 今 (25) 日在美國當地舉辦 2024 年北美技術論壇，會 中首度發表 A16 製程技術，為 2 奈米強化版，相較於 N2P 技術，速度增快 8-10%，功耗降低 15-20%，預計 2026 年量產。
台積電指出，隨著 N3E 技術進入量產以及 N2 技術將在 2025 年下半年量產，公司也推出新技術 A16，其將結合超級電軌 (Super Power Rail) 架構與奈米片電晶體，利用超級電軌技術將供電網路移到晶圓背面並在晶圓正面釋出更多訊號網路的佈局空間，藉以提升邏輯密度和效能，讓 A16 適用於具有複雜訊號佈線及密集供電網路的高效能運算 (HPC) 產品。
相較台積電 N2P 製程，A16 在相同 Vdd (工作電壓) 下，速度增快 8-10%，在相同速度下，功耗降低 15-20%，晶片密度提升高達 1.10 倍，以支援資料中心產品。
另外，台積電 N2 技術預期將搭配 NanoFlex 技術，NanoFlex 為 晶片設計人員提供靈活的 N2 標準元件，為晶片設計的基本構建模組，高度較低的元件能夠節省面積並擁有更高的功耗效率，而高度較高的元件則將效能最大化。客戶能夠在相同的設計區塊中優化高低元件組合，調整設計進而在應用的功耗、效能及面積之間取得最佳平衡。
台積電也宣佈推出先進的 N4C 技術以因應更廣泛的應用，N4C 延續 N4P 技術，晶粒成本降低高達 8.5% 且採用門檻低，預計於 2025 年量產。N4C 提供具有面積效益的基礎 矽智財及設計法則，皆與廣被採用的 N4P 完全相容，因此客戶可以輕鬆移轉到 N4C，晶粒尺寸縮小亦提高良率，為強調價值為主的產品提供了具有成本效益的選擇，以升級到下一個先進技術。