台積電日前首次公開公開最新技術 A16 先進製程節點，正式宣告半導體進入「埃米時代」，為人工智慧、高效能運算帶來顛覆性改變，連帶供應鏈展望樂觀。
【文／吳旻蓁】
台積電日前舉行北美技術論壇，首次公開公開最新技術 A16 先進製程節點，從二奈米製程，來到十六埃米，正式宣告半導體進入「埃米時代」，同時也提出系統級晶圓（TSMC-SoW）概念，於晶圓上放置更多電晶體，每瓦效能將達數量級提升。另外，系統級晶圓、矽光子整合，將為人工智慧（ＡＩ）、高效能運算（ＨＰＣ）領域帶來顛覆性改變。
A16 技術將結合領先的奈米片電晶體及創新的背面電軌（backside power rail）解決方案，是指將供電網路移到晶圓背面而在晶圓正面釋出更多訊號網路的布局空間，藉此來大幅提升邏輯密度及效能，使 A16 適用於具有複雜訊號佈線及密集供電網路的ＨＰＣ產品，預計二○二六年量產。而相較於 N2P 製程，A16 有速度更快、功耗降低、晶片密度大幅提升等特點，其中，A16 在相同 Vdd（工作電壓）下，速度增快八到十％；在相同速度下，功耗降低十五到二○％，晶片密度提升高達一．一倍，以支援資料中心產品。
另外，在市場引頸期盼的共同封裝光學元件（ＣＰＯ）部分，台積電表示，公司正在研發緊湊型通用光子引擎（COUPE™）技術，以支援ＡＩ熱潮帶來的數據傳輸爆炸性成長。COUPE 使用 SoIC-X 晶片堆疊技術將電子裸晶堆疊在光子裸晶之上，相較於傳統的堆疊方式，能夠為裸晶對裸晶介面提供最低的電阻及更高的能源效率。而支援小型插拔式連接器的光子引擎預計將在二○二五年完成驗證，並於二○二六年整合 CoWoS 封裝成為ＣＰＯ，將光連結直接導入封裝中。
而台積電 N2 技術預期將搭配 NanoFlex 技術，NanoFlex 為晶片設計人員提供靈活的 N2 標準元件，為晶片設計的基本構建模組，高度較低的元件能夠節省面積並擁有更高的功耗效率，而高度較高的元件則將效能最大化。客戶能夠在相同的設計區塊中優化高低元件組合，調整設計進而在應用的功耗、效能及面積之間取得最佳平衡。
另，台積電也宣布推出先進的 N4C 技術以因應更廣泛的應用，N4C 延續 N4P 技術，晶粒成本降低高達八．五％且採用門檻低，預計於二五年量產。N4C 提供具有面積效益的基礎矽智財及設計法則，皆與廣被採用的 N4P 完全相容，因此客戶可以輕鬆移轉到 N4C，晶粒尺寸縮小亦提高良率，為強調價值為主的產品提供了具有成本效益的選擇，以升級到下一個先進技術。
台積電持續壯大競爭力、鞏固霸主地位，法人看好將持續帶旺相關台積電概念股營運表現，像是半導體材料暨再生晶圓廠中砂近年專注在高附加價值產品，尤其高階鑽石碟獲得大客戶認可，在先進製程市占率持續攀高。公司預計今年先進製程所用鑽石碟出貨將逐季增加，加上邏輯成熟製程及記憶體客戶產能利用率預期將高於去年，今年第一季單月出貨已超過三萬顆，而中砂也規劃今年底前，單月最大產能增加至五萬顆。
中砂首季營收以十五．九五億元改寫歷史同期次高，ＥＰＳ為一．七七元，預期第二季營運可望溫和成長。而除鑽石碟事業部業績看旺外，晶圓事業部今年測試及再生晶圓總產能十二吋三○萬片及八吋十五萬片維持不變，全年產能持續滿載，並持續增加高階產品比重，因應今年矽晶圓供給大於需求，以及再生和測試晶圓平均單價較去年下跌約五％的影響。（全文未完）
來源：《先探投資週刊》2298 期
更多精彩內容請至 《先探投資週刊》