TrendForce:2025科技產業大預測 AI 時代半導體全局展開(2-1)

鉅亨網新聞中心
IC示意圖。(圖:REUTERS/TPG)
Tag

研調機構 TrendForce 今 (16) 日舉行「AI 時代半導體全局展開 – 2025 科技產業預測」研討會,會中釋出十大預測,分為上下兩篇進行解析,本篇為上篇,內容包括高頻寬記憶體 (HBM)、NAND Flash、晶圓代工、電源規格升級以及面板級封裝。

HBM 市場需求高成長 待 HBM3e 量產拉高營收貢獻

研調指出,HBM 市場仍處於高成長階段,隨著 AI 伺服器持續佈建,在 GPU 算力與記憶體容量都升級下,HBM 成為不可或缺的一環,帶動 HBM 規格容量上升,如輝達 Blackwell 平台將採用 192GB HBM3e 記憶體、AMD 的 MI325 更是提升到 288GB 以上。

由於 HBM 生產難度高、良率仍有顯著改善空間,推高整體生產成本,平均售價約是 DRAM 產品的三至五倍,待 HBM3e 量產,加上產能擴張,營收貢獻將逐季上揚。

AI 浪潮下 NAND Flash 供過於求緩解 eSSD 蓬勃發展

NAND Flash 供應商經歷 2023 年的鉅額虧損後,資本支出轉趨保守。同時,DRAM 和 HBM 等記憶體產品需求受惠 AI 浪潮的帶動,排擠 2025 年 NAND Flash 的設備投資,使得過去嚴重供過於求的市況將有所緩解。

隨著 AI 技術快速發展,NAND Flash 市場正經歷前所未有的變革。AI 應用對高速、大容量儲存的需求日益增加,推動 enterprise SSD (eSSD) 市場的蓬勃發展。

從晶圓代工動態預測 2025 AI 產業發展

從晶圓代工角度來看,因 AI 應用帶動高效能運算晶片的需求熱度已近兩年,高算力應用成為先進製程及整體晶圓代工產業最大驅力。自 2025 年起,除了 AI 晶片供應商及雲端服務供應商自製晶片,記憶體供應商為因應高算力需求,為使 HBM 和邏輯晶片有更好的適配性,爭相尋求先進製程晶圓代工夥伴合作。

晶圓廠上中下游配套 IP、設計服務及後段的封測生態系皆是 AI 軍備競賽的必要資源,不再只專注在前段製程的先進技術。

晶圓代工除先進製程的商機外,AI 對電源管理的需要能否為需求沉寂已久的成熟製程注入活水,以及 2025 年晶圓代工產業在雲端 AI 與邊緣 AI 的發展下將如何變革,都成為關注焦點。

尤其各應用別在 2024 年將陸續結束長達兩年的庫存修正週期,TrendForce 預估,2025 年全球晶圓代工業產值將迎來 20% 的成長,台積電 (2330-TW)(TSM-US) 表現仍將一枝獨秀,其餘晶圓代工廠也可望有近 12% 的年成長。

由於全球總體經濟前景仍有隱憂,加上中國內需市場不如預期,2024 年晶圓代工產業由 AI 伺服器相關晶片獨挑大樑,先進製程高水位產能利用率有望延續至 2025 年。

不過,28 奈米以上成熟製程復甦情況相對緩慢,預估 2025 年平均產能利用率僅略增 5% 至 10%,達到 80% 左右;八吋平均產能利用率約落在 75% 左右,亟需尋求新成長動能填補產能空缺。

AI PMIC 為晶圓代工台廠成熟製程注入新動能

值得注意的是,由於 AI 晶片迭代持續推升算力,使得相應的熱設計功耗 (TDP) 持續增加,如輝達 A100 最高 TDP 約為 400W,進入 H100 增至 700W,下一代 Blackwell 系列則將突破 1,000W 大關。

越來越高的 TDP 需要更多 Power IC 協助管理功率傳輸、降低轉換的能源損耗,進而提高整體效能。TrendForce 預估,AI GPU 所需 Smart Power Stage(SPS) 數量隨著產品迭代更新急遽增長,將帶動相關需求在 2023 至 2025 年期間暴增 2 至 3 倍,成為支撐成熟製程產能的一項新動能。

儘管現階段 AI GPU Power 相關供應商仍以歐美日 IDM、設計公司為主,台系廠商仍希望打入供應鏈爭取市占。此外,基於地緣政治考量,AI GPU Power 供應商的轉單亦有望成為明年支撐部分台系晶圓代工成熟產能利用率之動能。

面板級封裝與 AI 晶片結合最快 2027 量產

面板級扇出型封裝 (FOPLP) 的產品應用主要可分為 PMIC 及 RF IC、消費性 CPU 及 GPU、AI GPU 等三類。其中, PMIC 及 RF IC 採用 chip-first 技術,原本主要由封測廠業者深耕,後續隨著製程授權商興起,推動 IDM 及面板業者加入,擴大量產規模。

消費性 CPU 及 GPU 採用 chip-last 技術,由已累積生產經驗及產能的 OSAT 業者開發,預估產品量產時間最早落在 2026 年,AI GPU 則採用 chip-last 技術,由晶圓代工業者主導,在晶粒尺寸擴大及封裝顆數增加的趨勢下,尋求將原本的 CoWoS 封裝由 wafer level 擴大至 panel level,產品量產時間最早為 2027 年。

而 FOPLP 的發展尚面臨挑戰,包括技術瓶頸、面板尺寸多元等將分散設備研發量能,及業者傾向待回收 FOWLP 產能的投資後再投入 FOPLP 的產能投資。